一种数字语音通信系统的DSP实现

以下是小编为大家准备的一种数字语音通信系统的DSP实现，本文共4篇，仅供参考，大家一起来看看吧。本文原稿由网友“bjmbv”提供。

篇1：一种数字语音通信系统的DSP实现

一种数字语音通信系统的DSP实现

摘要：介绍了一种甚低频低码率数字通信系统的实现方案，该方案中的软件采用混合编程的方法，硬件则用DSP实现，文章给出了整个系统的DSP软硬件调试方法，并通过调试结果表明该方案具有很好的可行性和实时性。

关键词：软件无线电；DSP；混合编程

1引言

现代通信系统已不断由模拟体制向数字化体制过渡，并越来越倾向于采用“软件无线电”的设计方案。即通过构造通用的硬件平台，以使各种相关的通信任务能够用软件完成，从而构成一个具有高度灵活性、开放性的通信系统。现代的DSP通用处理器为实现这一方案提供了极大的便利。

软件无线电的设计思想是：用一个通用、标准、模块化的硬件平台为依托，然后通过软件编程来实现无线电台的各种功能，从而取代基于硬件、面向用途的电台设计方法。功能的软件化实现势必要求减少功能单一、灵活性差的硬件电路，尤其是减少模拟环节，并把数字化处理?A／D、D／A?尽量靠近天线。软件无线电强调体系结构的开放性和全面可编程性。它通过软件的更新来改变硬件的配置结构，从而实现新的功能。软件无线电一般采用标准的、高性能的开放式总线结构，此结构利于硬件模块地不断升级和扩展。

本文介绍一种利用TMS320C31浮点型DSP芯片为核心来设计并实现甚低频低码率数字化语音通信系统的方法。这种通信系统是以DSP硬件为平台，并用硬件来实现系统的外围功能，而用软件来实现核心部分的数字化处理，从而完成整个系统的正常通信工作。

2DSP硬件平台

本通信系统的主要功能是实现语音的数字化传输，其系统功能图如图1所示。具体工作过程如下：

整个通信系统分为两大部分，其工作状态转换由外附的MCU控制。在发送时，语音通过克麦风之后进入语音压缩板进行采样量化及数字化压缩，压缩后的比特流从串口送入DSP内进行调制，调制信号依次通过信道DAC、平滑滤波和功放，然后发送出去；在接收时，前置放大部分送来的`信号再经过一次放大之后送往信道AD转换器，转换的数据FIFO通过中断方式送给DSP进行解调，在DSP内解调之后的数据仍然通过串口送往语音压缩板解压后经扬声器输出。

根据系统要求，本设计选定的DSP是TI公司的TMS320C31。信道AD转换器件选用ANALOGDE-VICE公司的AD7870，它是一个12bit的ADC，具有2μs的片上信号放大时间和8μs的转换时间，最高转换速率为100kHz，可以提供三种输出接口方式?12bit并行方式、字节方式和串行方式?。信道DAC选用的是TI公司的TLV5619，这是一种12bit单通道电压型DA转换器。系统中的ADC和DAC转换器都以并行12bit方式直接和FIFO相连。FIFO?FirstInFirstOut?采用的是双端口RAM构架，其读指针和写指针是完全分开的，可实现读写操作的完全独立，因此，这里选用CYPRESS公司的CY7C425。

3软件实现

本通信系统中的软件采用C语言和混合编程，其中主程序和一部分子程序用C语言编写，而一些运算量比较大的算法子程序则用汇编语言编写，这样，既容易进行调试，又可以提高软件的执行效率，可达到最佳利用DSP芯片的软硬件资源之目的。

整个软件的主程序由发送部分程序段和接收部分段两部分组成，主程序流程图见图2所示，每个程序段又分别是一个独立的程序体，可以独立的实现通信系统的发送和接收功能。

由于要求系统能够实时完成通信任务，故相应的程序须和硬件相互配合，它们各操作之间的同步协调要求很高。而本系统可充分利用DSP芯片所提供的中断和定时器资源来很好地实现系统功能。

串行口发送／接收中断子程序用于完成DSP对串口的发送和接收任务，发送定时器中断子程序流程图如图3所示，图4所示是串口接收中断子程序的流程图。

在系统实现过程中，由于采用了混合

编程，并对运算量比较大的算法用汇编程序来实现，因此，在对128点FFT算法采用汇编语言编程后，可经CCS仿真进行测试。汇编程序的执行时间为111113个时钟周期?2．78ms?，可在一帧时间内?30ms?完成5次FFT和IFFT的帧同步算法，而用C语言实现时的程序执行时间为1812409个时钟周期?45．3ms?。可见，用汇编程序的执行效率有明显的提高。

4结束语

DSP软硬件开发设计是应用TMS320C31芯片进行的，这一方案在运用仿真器进行软硬件联合调试时取得了很好的效果，由此可见，在硬件设计合理的情况下，将C语言和汇编语言很好的结合，可充分发挥各自的优势，从而达到最佳的设计效果。

篇2：铁路通信系统的数字化技术与实现

【摘 要】铁路无线通信，面对有限的频谱资源之间的矛盾日益增加的交通和处理大量的信息，传统的模拟技术已经不能完全满足铁路高速，重载，信息技术，现代的需要。

数字技术(尤其是DMR技术)和产品已经出现。

篇3：铁路通信系统的数字化技术与实现

大家都知道，我们生活在信息技术和全球化的社会，社会结构非常复杂，并继续加强人与人之间，产生的信息量和极端增长的需求，也就是“信息爆炸”的关系，这促使生产，加工，传播和接收信息，因此它获得了快速发展。

信息技术浪潮席卷社会的每一个角落，但也设置关闭了各个方面的数字化革命，是重要的多媒体，计算机，通信，自动化的性能，电缆电视，电子阅读器已经消失了深到人们的日常生活中，和数字化城市建设成为语音，数字图书馆，数字化校园，数字化技术，信息技术的发展中起到了至关重要的作用，企业正逐步开始进行数字化处理。

专业无线通信也不例外，数字化时代已经到来[1]。

1数字化和铁路无线通信

随着人类社会的发展和生活水平的提高，资源日趋紧张，持续的需求和质量要求的人，这就需要提高资源利用率和科技创新水平的提升水平。

要培养，例如，为了满足的上升需求的速度，乘车环境，从在早期的蒸汽引擎的火车，内燃机已经被发展到现在普遍可见的电力机车燃料资源的利用率已也被提高，人们的生活带来了极大的方便。

同时，技术进步和不断地影响甚至改变人们的思想观念，行为方式和管理风格，和习惯。

的发展，计算机技术对人们的生活也可以说给大家看，的第一个大型机到PC的发展，计算机开始，以传播并逐渐成为生活的必需品，现在的智能终端的出现提供了人与更快的免费平台。

在许多方面，电脑已经改变了传统的方式生活的人[2]。

2铁路无线通信数字化的必要性

中国铁路GSM-R移动通信系统升级的GSM-R到目前为止，除了在个别的主干速度，这是铁路无线通信系统的改造，几乎所有的客运线，高速铁路是用在所有的GSM- R移动通信系统。

促进GSM-R应用过程中是不容易的，但逐渐显露出许多重要的问题。

1)的频谱资源严重不足。

国家分配给GSM-R频段4MHz的，考虑到保护间隔，只有19个可用的频率。

5细胞色带复用模式下，每个基站的四个频率;7细胞色带复用模式下，每个基站是最多只有3个频点。

对于一般的铁路区段和车站，频率是最基本的范围足够多线并行的铁路枢纽和大型客车站，频率资源短缺的问题非常突出。

2)GSM-R无线通信终端的适应性，系统功能，系统大量的二次开发，当总线发生故障时，可用于所有的连接件和短的电流差动继电器的流入电路中的电流差动继电器切除总线上，然后所有的组件。

3)GSM-R本身面临着落后的技术和技术演进的问题，最近的演变路径移动软交换和IMS(IP多媒体子系统)，长期演进到第四代移动通信技术为基础的3GPPLTE(移动通信长期演进)。

进化的过程，涉及改造的MSC，BSC，基站和移动终端还涉及到一个根本性的变化[3]。

4)如果GSM-R无线列调改造的近70000公里的铁路，不仅是一个巨大的工程量是难以实现的，和改造资金。

为了解决上述问题，它可以在同一时间在两个方面：第一，更加积极地为GSM-R频率资源的国家权威，但这个程序只能解决频率资源不足的问题，并达到了非常可能性很小。

高频保护行动之间的差异是主要的保护范围内的全方位的路线，快速反应区域相短路和接地故障更频繁的行动之一，其正确率也较高，误操作的4倍两部次测试错误的接线，再次因误投。

然而，这种保护装置采取两次出口的比例，提高了可靠性，但增加的固有的动作时间，所以，在近用部的断层运动速度是小于的距离 I段，零序 I段或电流速断快。

此外，由于涉及范围很广，不仅涉及的侧保护装置和高频率的渠道，如高频电抗器组合过滤器，高频电缆分频的保护，发送和接收信息机等设备，并也由对侧的保护装置，和高频率的信道条件。

因此，组保护装置的运行质量差，尤其是高频信道的阻抗匹配分频器的滤波特性，还在探索之中。

可以保留使用现有的铁路无线通信基础设施(如天，艾菲尔铁塔(Eiffel Tower)的馈线，漏泄同轴电缆，等)，可以降低无线通信系统的升级改造成本的难度[4]。

3数字技术路线的选择

除了推广使用的GSM-R铁路无线通信系统的数字化升级，在TETRA数字集群通信系统，自然会想。

不仅具有强大的调度功能的通信和虚拟组和系统设计初期考虑在450?470 MHz的工作频带，但我们的规定TETRA系统只能使用800兆赫频段的TETRA数字集群TETRA数字集群没有考虑使用的150 MHz频段。

除了大量的应用，在国内城市轨道交通系统中，仅用于全国铁路的各条线。

在公共无线通信系统中，应注意简化了系统的规模，结构和协议应该指出，使系统的快速发展和部署。

进行线路主保护的附加双转型的双重转型和变革前，该物种的保护主要出口线被迫限负荷情况，大大提高了安全性和可靠性的电力输送。

高运转可靠性的两种类型的保护装置的动作记录，27倍，96.3%的正确率。

当然，也存在相同的高频率上的HF信道之间的差异。

铁路无线数字化列调和的无线通信系统集成或分立站也必须做出明确的选择。

首先，无线列调移动终端可以漫游的国家，并以很高的速度移动，当总线发生故障时，可用于所有的连接件和短的电流差动继电器的流入电路中的电流差动继电器切除总线上，然后所有的组件。

相母线差动保护。

为了确保可靠性，必须逃脱母线保护的最大不平衡电流的外部短路。

当母线连接元件，不平衡电流，可以很容易地导致故障的保护。

电流相位比较的基础上的每个连接元件的电流相位变化来区分内部和外部故障总线差动保护。

无论母线连接的元素数，外部短路或正常操作中，电流差动继电器的电流相位差180°的流入和流出，内部故障时，所有的电流相位的各元素的几乎是一样的。

其次，在无线列调系统用户组是一个单一的，主要是各种随之而来的调度，以及各种机车的驱动程序，而且还对列车尾部风压，调度数据传输命令和列车车次查询，站无线通信系统被划分成一些逻辑上独立的基团，这些基团的运输调度的需要具有与铁路线无关，而且基本不允许之间的通信的各种基团。

后退一定距离，使压余和光纤电缆(二二者和挤压模粘结为一体)推出通信系统。

然后挤压轴后退至原位，通信系统再度后退一定距离，主剪刀将压余和光纤电缆由模面分离，并使压余与制品切断。

压余被剪断后，仍与光纤电缆紧密粘结在一起，需要借助专用的光纤电缆分离剪使二者分离。

分离后的光纤电缆再被送到通信系统，进行第二次挤压 在两个方向相对于主系统的设备的垂直线，一般下游的2Mb / s的信道，每站接入系统设备，上行链路的2Mb / s的信道，直接由最远程站环回构成一个受保护的通道。

向上和向下线时，网络应该是不同的途径2Mb / s的信道，不同的路径位于不同的物理传输层，传输设备和传输线路，电缆系统和微波系统，光纤电缆系统由两个不同寻常的电缆组成。

从挤压开始至结束的过程中，光纤电缆受到轴向压力作用而产生径向膨胀(弹性变形限度内)，与通信系统壁之间：形成密封作用，实现正常挤压;而当挤压过程结束时，作用于光纤电缆上的轴向压力消失，径向膨胀恢复，光纤电缆与通信系统壁间产生间隙，便于光纤电缆与挤压轴一起退出通信系统，进行下一个挤压循环。

显然，对于材质为高合金工具钢的实心整体光纤电缆，在弹性变形范围内，只依靠轴向压缩以产生径向1～2ram的膨胀是难以实现的，需要采用特殊结构的光纤电缆，以使其在适当的轴向压力作用下即可产生足够大的径向膨胀[5]。

双总线并行操作可以自动适应的'总线连接元素的位置，保护误动的变化过程中的变化，不会造成的电流互感器开放。

铁道充电收盘保护改正总线上的故障，考虑安装一个专门的铁道充电保护。

交换总线故障保护的过程中，可以纠正行动。

站驱动的手机有一定的特殊性，不能得到保护，2Mb / s的信道自愈环必须牢固后卫线通道作为保护通道。

在正常情况下，站间行车电话的2Mb / s的信道占用的时隙为对等体的对等通信。

失败的相邻站点间的传输通道(如电缆损坏)，通过自我修复通道迂回不中断站之间的通信调度电话，旅游咨询电话中断原来的站应该是驱动之间的电话线实线为第二通道。

4数字无线列空调系统的总体框架构想

为了便于理解的数字无线列调系统的整体框架，首先简要介绍了前两个调度系统设想的IP方案。

IP调度通信系统绘制的软开关架构，整个网络被划分成四个层次：服务应用程序层，控制层，传输层和媒体访问层，如在图1中示出。

控制层提供各种业务的呼叫控制，连接以及部分业务。

(1)在调度机械室无线控制器，实现整个无线列调系统，包括固定设备和移动终端的管理，控制，管理分区的调度;注册的移动终端位置跟踪，调度和移动终端之间的呼叫连接控制[6]。

(2)位于在一个站的无线接入网关，实现粘合状态，在移动终端中选择一个收发信机;发送的寻呼信息和广播信息;没有先前接入的无线控制器，并且可以处理内的移动台之间的呼叫连接的本地网关终端。

(3)位于车站和铁路间隔收发器或中继器设备，无线的信道编码，无线链路控制，干扰检测和射频场强覆盖。

(4)该移动终端。

无线控制器的处理能力应该能够管理整个铁路局/无线列调终端(终端铁路局间漫游)。

三段的方向上的零序电流保护动作80次，总共有95%的正确率。

(3)高频闭锁距离保护和高频闭锁零序保护(机 SF-5 B HF收发消息)，进行线路主保护的附加双转型的双重转型和变革前，该物种的保护主要出口线被迫限负荷情况，大大提高了安全性和可靠性的电力输送。

高运转可靠性的两种类型的保护装置的动作记录，27倍，96.3%的正确率。

当然，也存在相同的高频率上的HF信道之间的差异。

②与TETRA和GSM-R相比，系统放弃电路交换技术，充分利用的分组传送技术，包括有线部分和空中接口，使用正交频分多址接入(OFDMA)，空中接口物理层技术，适合于语音通信，数据传输是更合适的。

整个网络采用分组交换技术的各种QoS保障措施，以确保该系统的语音和数据的传输质量。

在管理调度绿色铁路站段级调度台系统中设置一个或多个主系统设备远程访问主系统的一个分支，当地不再设置主系统设备。

主系统设备能够访问超过2 Mb/s的数字环，一个环可以访问多个数字系统设备。

同步主从同步，所有设备间子系统到主系统设备时钟同步，时钟输出，时钟接入传输设备的主要系统设备外，数字环路外地经验的基础上，大约有20来访问系统设备是合适的。

铁道部规划的11号信令数字调度设备的网络信令标准。

随着数字化改造的铁路调度专用通信系统，各部委，各部门，分公司的三种调度通信系统将逐步联网，这就要求当前子推出了主要系统设备应具有全路网条件。

铁路通信系统的数字化改造将提高铁路运输的现代化铁路通信信息技术的质量和水平，为客户提供保护。

5 站场数字无线通信系统总体框架设想

母差保护的情况下操作的设备在下列情况下，应立即检查处理：(1)交流电流回路断线，直流电源消失“光字也发出后，应立即退出母线差动保护，并通知如下保安人员处理。

直流熔断器(2)直流电源消失，你应该检查端子块DC电路监视继电器ü常闭触头相关的电路，为了提高利用有限的频谱资源，随后由数字技术只能被视为以提高各信道的利用率[7]。

该站的无线通信可以成熟的数字集群通信系统，所设想的站的数字无线通信系统是在图2中所示的总体框架。

该系统由无线遥控器，一个固定的终端，基站和移动站4的一部分。

是传统的数字集群通信系统，该系统不再使用电路交换技术，但所有的分组交换技术，OFDMA技术的空中接口的物理层。

这将带来以下好处。

1)无线控制器可以设置站地板任意一种通信机房，需求设置基站站的地理覆盖范围。

2)从无线控制器设置的固定终端位置上的地点的限制，根据需要，可以设置在不同的位置也可以对焦点设置在相同的位置。

3)采取一定的QoS措施，既适合站楼的语音通信，数据传输更适合。

6空中接口的建议

物理信道使用的LTE主流复用 - 正交频分复用(OFDM)，和它的优点，可以得到高度的频谱利用率，而在同一时间更高的数据传输速率，给用户带来。

上行链路和下行链路的传输方案：确保在250公里每小时列车运行速度的峰值256KB / s的用户数据速率。

研究，以确定的框架结构，以待试验。

能够满足最专业的无线用户的需要DMR作为公开的欧洲标准，一些制造商的支持下，经过数年的研究和开发，产品已基本成熟，并广泛在世界上使用的。

美国的主流对讲机公司摩托罗拉基于DMR的数字无线电产品，并销售开始于推出的世界，7月，全球已售出超过100万台。

TAIT，SELEX和海可以达到制造商已经加大了产品开发和营销，PDT / CDMR相关的行业标准或技术联盟的研究工作已经开始有条不紊地进行。

集成的应用程序的二次开发和集成商也加入了这个行列，DMR产品已经能够满足大部分的专业无线用户的需求。

DMR系统已经在社会各阶层的生活开始了全面的应用。

铁路平面灯显示设备使用DMR技术和铁道部技术审查，是促进整个道路。

多个林业部门已经开始使用DMR系统。

DMR系统的深入推广和渗透端口，林业，数字平调，油田，道路，社区国防，市政，公安等领域。

从市场的角度来看的专业无线数字化，数字对讲机系统的应用后的增值服务，在数字化和数字化，市场潜力是巨大的。

DMR技术先进的系统，以及DMR不断升级，其市场应用的覆盖范围将逐步扩大。

参考文献：

[1]陈波文.浅谈铁路通信光缆线路的维护工作[J]. 铁道通信信号，，8(01)：89-90.

[2]王戴瑜.接入网系统维护与故障处理浅析[J]. 铁道通信信号，2012，11(02)：120-122.

[3]闻映红，张金宝. 数字与模拟对讲系统的对比分析[J].铁道通信信号，2012，7(02)：167-168.

[4]龚原斌. 浅谈铁路电务系统故障应急处置存在问题及对策[J].铁道通信信号，2012(01)：160-162.

[5]刘正自. 铁路区间通信解决方案[J].铁道通信信号，2012，12(01)：178-180.

[6]葛斌. 浅谈铁路客运专线通信系统的维护[J].铁道通信信号，2012，15(01)：132-133.

[7]李学彦，栾学军. 数字通信技术在无线调车灯显设备中的应用[J].铁道通信信号，2012(02)：180-182.

篇4：短波扩频通信系统中数字相关器的FPGA设计与实现

短波扩频通信系统中数字相关器的FPGA设计与实现

摘要：基于FPGA设计的数字相关器，对前端模数／转换器在384kbps采样率下采得的数据进行希尔波特变换，再与本地序列做相关运算，最后将相关结果送给DSP，供DSP做进一步的处理。介绍了所选用的Stratix芯片，阐述了FPGA内部子模块的功能和设计实现方法，对所设计的FPGA数字相关器进行了仿真和校验，结果达到了设计要求。

关键词：数字相关器FPGA希尔波特变换Stratix

采用FPGA器件可以将原来的电路板级产品集成为芯片级产品，从而降低了功耗、提高了可靠性，同时还可以很方便地对设计进行在线修改。电路设计者可以通过软件编程，经过设计输入、仿真、测试和校验，用硬件实现特定的数字信号处理算法。这种方法由于具有通用性强的特点并可以实现算法的并行运算，因此无论是作为独立的数字信号处理器，还是作为DSP芯片的协处理器，目前都是比较活跃的研究领域。

短波通信具有设备简单、通信距离远、机动灵活、价格低廉和抗毁性强的特点，有着重要的应用价值。在短波通信系统中，接收方在信号检测、同步的过程中，要进行大量的乘加操作来做相关运算。在传输速率较高、样点间隔较小的情况下，完全由系统中央DSP处理器进行运算，很难实现实时处理。利用FPGA的特点，把信号同步数字相关部分分离出来，设计一个专用的数字相关器，作为中央DSP处理器的协处理器，来分担这部分工作，是一个很好的解决方案。本文阐述的就是这样一个应用在短波扩频通信系统的接收方中，完成数字相关功能的基于FPGA设计的相关器。

1Stratix系列芯片简介

本文采用Stratix系列芯片实现数字相关器。Stratix系列是著名的可编程逻辑器件供应商Altera公司于2002年新推出的FPGA产品。其主要特点是：采用1．5V内核，0．13μm全铜工艺，容量为10570～114140个逻辑单元，内嵌多达10Mbit的三种RAM块，即512bit容量的小型RAM，4KB容量的标准RAM，512KB的大容量RAM；具有True－LVDS（tm）电路，支持LVDS、LVPECL、PCML和HyperTranport（tm）差分I／O电气标准，且有高速通信接口；增加了片内终端匹配电阻，提高了信号完整性，简化了PCB布线；提供了完整的时钟管理方案，具有层次化的结构和多达12个锁相环（PLL）。

该系列芯片的最大特色是内嵌硬件乘法器和乘加结构的可编程DSP模块，特别适于实现高速信号处理。这种DSP模块是高性能的嵌入算术单元，它的运行速度可以达到250MHz，每个DSP模块的数据吞吐性能可以高达2．0GMACS。它可以配置为硬件乘法器、加减法器、累加器和流水线寄存器，如表1所示。

表1单个DSP单元的设置模式

模式9bitx9bit18bitx18bit36bitx36bit单个乘法器8个4个1个相乘累加器2个（结果为52bit）2个（结果52bit)――2个乘积求和4个2个――4个乘积求和2个1个――

Stratix系列具有多达28个DSP模块，可配置为224个（9bit×9bit）嵌入乘法器，可以为大数据吞吐量的应用提供灵活、高效和有价值的方案。这些DSP模块可以实现多种典型的DSP功能，如有限冲击响应（FIR）滤波、快速傅立叶变换（FFT）功能、相关器和加密／解密功能等。

Stratix系列由Altera公司提供的新一代开发软件QuartusII支持。此软件加强了网络功能，设计人员可以直接通过Internet获得Altera的技术支持。QuartusII软件中的MegawizardPlus＿InManager工具可以很方便地对一些常用的基本模块进行定制，以满足不同的需要；设计人员还可以在定制后的基础上，进行进一步的改进，扩展出更多的功能。

2FPGA模块设计

数字相关器在短波扩频通信系统中的具体功能是：接收A／D采样后的采样信号，对采样信号进行希尔波特变换，得到与其正交的另一路信号；然后以这两路信号分别作为实部和虚部，与本地序列进行相关运算，将相关值的实部和虚部送给DSP做后续处理，如图1所示。只有包含有正确同步头信息的信号经采样后与本地序列作相关运算，得到的相关值的模值才会出现峰值；对应于发端特定的同步头帧结构，相关后的相关峰也会出现规律性的特征。这样，DSP才可以通过先对相关值求模，然后对模值出现的峰值的间隔、幅值和数目等信息进行判断和进一步处理，来确定是否捕捉到信号。下面具体介绍完成上述数字相关功能的FPGA的设计。FPGA设计的内部结构框图如图2所示。

2．1希尔波特变换部分

系统接收到的射频信号经过前端预处理后，送到A／D采样，然后以串行方式输出样点值到FPGA。每个样点值是用10bit的二进制补码表示的，需先通过一个串／并转换器转化为宽度为10bit的并行信号。样点值首先要进行的是希尔波特变换，希尔波特变换有多种实现方法，这里采用一个129阶的滤波器来实现，滤波器的抽头系数由MATLAB函数remez产生，如图3所示。

将10bit的并行信号输入到一个10bit×129的RAM模块，采用循环写入的方式，RAM模块类似一个桶形循环存储器?熏较早存入RAM的信号值就会被新来的数据覆盖掉，这样就与图3所示的输入信号先进先出是等效的。经MATLAB函数remez产生的抽头系数是一组变换范围很大的带有小数部分的十进制数，为了能够进行后续的硬件运算，需要对这组十进制数作归一量化处理，把它们映射到宽度为14bit的有符号的二进制数所能表示的范围上去，即转化为14bit的二进制补码数。这组抽头系数在运算的过程中是固定不变的，所以可以把它们固化在片内ROM模块中，与RAM中的值同步读出，再经过两组D触发器对齐后，送到一个10bit×14bit的有符号数的相乘累加器做相乘累加运算。相乘后的数据宽度是24bit，但是由于对固定数据宽度的有符号的二进制数进行加减运算时，会出现结果超出固定数据宽度所能表示的范围，即溢出现象，导致运算结果错误，所以就要为这里进行的129次累加操作留有一定的数据宽度富裕量，每次把乘积符号扩展4bit再进行累加操作，这样输出就是一个28bit的有符号数，即是所需的虚部。由于在将抽头系数从十进制到二进制的归一量化过程中，人为地将其扩大了许多倍，所以与每个虚部相对应的'实部从中心抽头输出后，需经过一个固定倍数的乘法器，扩大同样的倍数来与虚部保持一致。

相乘累加模块是希尔波特变换部分的核心单元，这里用到了Stratix器件独特的嵌入式DSP模块。在Quartus的MegawizardPlus＿InManager中选择ALTMULT＿ACCUM（MAC）定制相乘累加模块。首先系统会提示只有Stratix系列才可以定制此类型模块，本例选择的两个输入端分别是10位和14位的有符号数，与RAM和ROM的输出端相连，再将累加后的输出端设为28位。这里有意预留了4位，用来防止在129次累加的过程中出现数据溢出的现象。将时钟、使能、清零等设置好后，即可生成所需的相乘累加模块，在编译的过程中Quartus就会自动把这部分配置到嵌入式DSP模块中，而不去占用片内的逻辑单元。这样就把原本用几个模块完成的功能用单个模块实现了，同时也提高了运行的可靠性。

2．2相关运算部分

样点值经过希尔波特变换得到的实部和虚部两部分，将分别存储到两个具有80个存储单元的RAM中，同样是采用循环写入的方式，类似于DSP编程中的桶形存储区。由于本文所应用的短波系统采用的是每个码元取五个采样点，而本地序列是一个码元对应一个数值，所以在做相关运算时是从当前的80个样点值里，每隔4个点取一个值，共取出16个样点值，依次与本地序列的16个值做相乘累加。下一次操作就把当前样点向后移一位，按同样的方法取点运算。这样依次进行，每一个样点值都会产生一个与其相对应的相关值。反映在FPGA内部，就要求RAM从当前存入的值开始，向前每隔4个单元取一个值作为输出。这样在一个样点间隔内，就从RAM中依次读出16个值，与从ROM中同步读出的16个本地序列值做相关运算。此时的相关运算中的乘法就需要是复数相乘，其结果也是复数，分两路输出实部和虚部，对这两路结果分别进行累加运算，即可得到所需的相关值的实部和虚部。

复数相乘模块是相关运算部分中的重要环节。从RAM中读出的实部和虚部组成的信号值，与从ROM中读出的本地序列值，在这里要进行复数相乘运算。复数相乘模块结构图如图4所示，a、b、c、d分别代表信号和本地序列的实部和虚部，按照式子（a＋jb）×（c＋jd）＝（ac－bd）＋j（ad＋bc）的组合进行相乘加减。这里需要说明的是，考虑到后面要与DSP相连，数据的宽度被限制在32位。所以对于乘法器B和D而言，28bit与9bit相乘得到的结果应是37bit。这里在定制乘法器的时候强行把它限制为32bit，去掉了最高位的多余符号位，舍去了低4位。这样处理带来的后果就是人为地将乘积缩小了16倍。如果对乘法器A和C的结果不做处理，直接进行加减运算，则结果将导致严重的错误。因此对于乘法器A和C，应该人为地将其输出值右移4位，同样地缩小16倍，再进行下一步的加减运算，就可以有效地避免上述的错误。这样输入的4个数值经过几个时钟周期的运算后，输出的两个数值就是所求的复数相乘结果。这里的4个有符号数乘法器都会在编译时自动地配置到Stratix器件的嵌入式DSP模块上去。

2．3总体控制模块和接口部分

2．3．1总体控制模块

系统上电后，FPGA内部各模块都处于运行状态，各个模块相互连接，各自有运行时序，所以为了保证各模块依次先后运作，并得出正确的结果，就需要一个指挥控制模块对各模块进行准确的控制。这里采用两个工作在80MHz和40MHz时钟下的主从计数器对相关部分和希尔波特变换部分各模块进行控制。在一个样点间隔内，根据计数器不同的计数值，利用不同的组合逻辑电路产生各个模块的使能、清零等信号，保证各模块在正确的时序下运行。为了提高FPGA处理的效率，希尔波特变换部分和相关部分实际上是并行工作的。在同一个样点间隔时间内，希尔波特变换部分处理的是当前输入的样点数据，而相关部分是在处理上一个样点间隔内希尔波特变换部分输出的结果。这两部分之间之所以能够进行相互协调和并行运行，就是由于有来自总体控制模块的各种控制信息。

2．3．2接口部分

FPGA有两个接口，一个与A／D接口，另一个与DSP接口。在与A／D的接口部分中，有三个输入端data＿in、FS和SLCK，data＿in用来串行输入A／D转换来的样点值；FS为帧同步信号，它在输入到FPGA后用来驱动FPGA内部的总体控制模块；SCLK为移位时钟，它控制A／D与FPGA之间数据串行传输的移位。在与DSP的接口部分中，data＿out[15．．0]用来输出FPGA运算的结果，与DSP的数据总线挂接在一起，在FPGA内部设置一个三态门，开门信号就是FPGA的片选信号CE。当CE不选通的时候，三态门输出为高阻状态，不会影响DSP的数据总线。在每一个样点间隔的时间内，FPGA运算出相关值的实部和虚部，将它们分别锁存在四个16bit锁存器中，并将与DSP相连的data＿ready信号置高电平，表示数据已经准备好。DSP检测到data＿ready为高后会进行读操作，用地址总线的高几位产生出片选信号将FPGA选通，通过地址总线的低两位A0、A1来选择四个锁存器的其中一个，依次读取实部和虚部两个32位数的高16位和低16位。FPGA内部会对DSP的读操作计数，确认数据分四次读出后，则将data＿ready置低，直到下一次运算完毕后再抬高。

3仿真和校验

各子模块设计好后，可以用图形方式或文本方式将各个模块连接起来，对顶层设计进行编译。这里选用的是Stratix系列中容量最小的一种：EP1S10F780C7，编译后产生的编译报告如图5所示。

无论是片内逻辑单元、片内RAM还是DSP嵌入块，所选的EP1S10F780C7芯片都还有相当一部分余量。但是，如果是选用其它系列的芯片，没有嵌入式的DSP模块，最后其所占用的片内逻辑单元会远不止这么多。

编译完成后即可进行仿真和校验，这部分可分为三个过程。对于同一块数据，先在Quartus下进行仿真，产生出一系列相关值。然后在MATLAB环境下利用其绘图方便的特性，完全按照FPGA中各模块处理数据的方法，编一段程序对数据进行处理，并画出处理结果的图形，如图6所示。理论上其处理结果应和Quartus的仿真结果完全一样，实际比较得出两者确实完全一样。最后在MATLAB中从理论上运用纯软件的方法编一段程序，对数据进行处理，并画出处理后的相关峰图，如图7所示。

可以比较出这两种图形所显示的相关峰的幅度与相对位置都基本一致。这就说明用FPGA对数据进行处理的结果和理论方法的处理结果是吻合的，这也就验证了FPAG设计的正确性。由于FPGA所进行的只是初相关，所以图7显示的相关峰幅度不大，数据送到DSP后要进行二次相关等处理，然后用于信号的捕获和同步。

本文阐述了短波扩频通信系统中用于信号同步捕获的数字相关器的FPGA实现，并对所选的Stratix系列器件进行了介绍。在384kbps的采样速率下，由外部提供40MHz的时钟，此相关器工作性能稳定，运算结果正确，能很好地配合DSP工作，完成对样点数据的希尔波特变换和相关处理。

MDS3400调度通信系统

一种新型多DSP并行处理结构

航班计划监视系统的设计与实现

广播节目分频播出系统的设计与实现

动态教学计划管理系统的设计与实现

一种数字语音通信系统的DSP实现.doc

将本文的Word文档下载到电脑，方便收藏和打印

推荐度：

点击下载文档