首页 > 范文大全

一种基于FAS466的合成孔径雷达高速数据记录器的设计

时间：2023年01月23日

来源：暴风雨使我安眠

编辑：本站小编

收藏本文

下载本文

下面是小编为大家整理的一种基于FAS466的合成孔径雷达高速数据记录器的设计，本文共9篇，以供大家参考借鉴!本文原稿由网友“暴风雨使我安眠”提供。

篇1：一种基于FAS466的合成孔径雷达高速数据记录器的设计

一种基于FAS466的合成孔径雷达高速数据记录器的设计

摘要：介绍一种基于高性能SCSI总线处理器FAS466的专用高速合成孔径雷达（SAR）数据存储设备的设计。该设备可以脱离微机平台时将SAR数据记录到SCSI硬盘。给出了记录器的系统结构和硬件、软件设计方法。

关键词：FAS466处理器合成孔径雷达高速数据记录SCSI接口标准

合成孔径雷达(SAR)经历了从光学记录成像到数字记录成像，从低分辨率到高分辨率，从单通道、单极化到多通道、多极化，从单频到多频的发展过程。SAR系统的迅速发展，使SAR的数据量也急剧增多，普通的存储器已经无法满足SAR系统对大容量、高速数据存储的要求。

常规的数据记录器的设计思路是通过高速PCI接口，采用SCSI总线处理器将高速数字信号存入SCSI硬盘。其缺点是数据传输的速率受PCI带宽的限制，而且PCI接口对微机系统的依赖性，使系统的模块化设计变得非常困难。另外，SAR对数据记录器的可靠性和工作环境的要求也非常高，使SAR数据记录器不能按照常规的方法设计。笔者通过对SAR系统的研究，基于模块化设计的思想，开发了一种基于FAS466的高速实时数据记录器。其特点是采用高速DMA接口、可脱离微机平台工作、体积小、可靠性高，实际持续存储速度达到72MB／s。

图1

1SCSI总线和硬盘

SCSI是美国ANSI9．2委员会定义的计算机和外设之间的接口标准。本系统采用SCSI硬盘，因为5CSI接口比常见的IDE接口具有更多优点：(1)SCSI提供了一个高速传输通道，传输速度更快；(2)SCSI接口采用总线主控数据传输(BusMasterDataTransfer)，占用CPU资源少；(3)可同时串接多台不同类型的设备；(4)SCSI硬盘在标识硬盘扇区时使用了线性的概念，即硬盘只有顺序的第1扇区、第2扇区…第n扇区，不像IDE硬盘的“柱面／磁头／扇区”三维格式。这种线性编排方式访问延时最小，可加快硬盘存取速率，尤其在持续大容量控据存储时，所显现的优势更为明显。

2系统的硬件结构设计

整个系统的设计总体框图如图1所示，包括高速数据源、高速差分接收器、DMA控制器、数据缓存器、DSP微处理器、SCSI协议控制器和高速SCSI硬盘等子系统；下面分别给出各子系统的设计(PADBUS表示控制信号线，DATABUS表示数据信号线)。

2．1高速数据源和高速差分线性接收器

系统的高速数据源接口为16位的并行接口，数据传输接口的所有信号均采用低电压差分模式LVDS传输，信号进入记录器之后要将LVDS电平转换成TTL电平。

2．2数据缓存器

数据缓存的目的是为SCSI的高速DMA传输做好准备，使两边数据传输速度匹配。数据的流向一般是一个口进，一个口出，不对信号进行任何处理。双口随机存储器RAM虽然也可完成这个任务，但是由于它需要复杂的地址译码电路，所以不采用，而采用FIFO。由于SAR系统每帧数据小于8KB，本系统选用的FIFO深度为8KB。

2．3SCSI协议控制器--FAS466

FAS466(FastArchitectureSCSIProcessor)处理器是Qlogic公司上市的一种高性能SCSI引擎，它源于Qlogic公司的TEC450／452三重嵌入式控制铝系列，可提供Ultra2SCSI的同步传输速率，支持先进的SCSl自动配置模式的1层和2层协议，内部嵌有微控制器，能够通过编程方式灵活地协调SCSI作业队列，可以工作在启动或目标模式并支持单端或低电压差分模式的SCSI连接。

FAS466区别于其它SCSI协议控制器的最大特点是它采用微处理器和DMA接口结构，而常见的SCSI协议控制器采用PCI接口总线结构。这是本设计采用FAS466的一个主要原因。采用微处理器和DMA接口结构，可以通过DSP对传输进行控制，脱离微机平台，减少传输带宽限制，使数据记录器具有非常好的灵活性和可移植性。FAS466由SCSI控制器、微控制器、DMA接口和微处理器接口四个模块组成。外部微处理器通过微处理器接口对FAS466进行控制，SCSI控制器提供灵活、有效的底层SCSI协议控制，微控制器负责控制数据从DMA接口到SCSI硬盘的传输以及各个模块之间的协调。图2为FAS466的内部结构。

2．4OMA控制器

本设计采用DMA接口代替高速数据存储中常见的PCI接口。这不但使传输数据的速率有了比较明显的提高，而且使数据记录器可以脱离微机系统，使模块化设计成为现实。

本设计采用CPLD器件实现DMA控制器，而不采用专用的DMA控制器，主要考虑以下一些因素：本设计的数据传输速率达到72Mg／s，一般的专用DMA控制器难以胜任；专用的DMA控制器与FAS466之间的连接需要大量的逻辑转换电路和外围连线，使设计难度加大；DMA

控制器还需要在DSP的控制下与FAS466进行协调才能一起工作，这增加了软件编程的难度；使用CPLD器件，除了完成DMA控制器的功能之外，还可以把电路中的.译码、逻辑转换、系统复位等模块设计进去，减小了设备的体积，方便了以后对系统的升级和改进。

图3

2．5DSP微处理器

该高速数据记录器选用TI公司的TMS320F206作为微处理器。主要考虑TMS320F206片内包含32K×l6字的FLASHEEPROM，使DSP周围电路简单、设备的体积减小，而且系统升级也比较方便；指令集非常丰富，与TMS320C5X系列指令兼容；TMS320F206的指令周期为50ns，符合系统对DSP速度的要求。

DSP负责对各个模块进行协调和控制，实现高速数据记录的功能。需要注意的是：FAS466的微处理器接口数据／地址总线是复用的，而TMS320F206的数据／地址总线是分开的，需要外部逻辑将数据和信号总线整合。高速数据通过信号源接口进入本系统，首先进行电平转换，然后进入数据缓存器；在DMA控制器的控制下进入SCSI协议控制器；最后通过SCSI协议控制器存入高速SCSI硬盘。整个数据流程中，DSP微处理器负责各个子系统之间的协调和控制。由于采用分离的微处理器总线和DMA总线结构，因此达到了较高的记录速度。

3系统的软件设计

软件模块的设计是本系统设计的重点和难点，它负责对相关硬件控制和协调，最终实现SCSI协议、硬盘的控制和DMA传输等。本系统中，软件设计分为DSP控制软件和DMA控制器的CPLD实现两部分。程序的优劣关系到整个系统数据存储的速度，下面分别讨论。

3．1DSP控制软件

一般来说．要完成一次数据交换必须完成SCSI总线的仲裁、选择、消息、命令、数据和状态等阶段。这些阶段，微处理器TMS320F206通过对FAS466寄存器的读写控制完成实现。FAS466的寄存器主要有：

(1)命令寄存器(CommandRegister)：F206通过向命令寄存器写入相应指令，控制FAS466完成初始化、复位、总线分配与复位以及SCSI总线各个阶段的转变等功能；(2)FIFO寄存器(FIFORegister)：这是一个16字深的FIFO寄存器，SCSI硬盘和FAS466之间的数据交换都通过这个FIFO完成；(3)传输计数寄存器(TransferCountRegister)：是一个减法计数器，用于保存一次DMA数据传输的字节数；(4)中断寄存器(InterruptRegistet)：F206通过FAS466中断寄存器了解SCSI命令的执行情况，从而决定程序的执行流向。

SCSI控制软件流程如图3所示。首先初始化SCSI控制器，然后SCSI控制器与SCSI硬盘建立同步传输协议，在硬盘准备好的情况下才可以发送各种SCSI命令，如读、写等，同时处理好各种意外情况的发生。

3．2DMA控制器的CPLD实现设计

FAS466外部DMA控制器由CPLD实现。FAS466通过DREQ信号有效请求数据传输；DMA控制器检测到DREQ有效并且外部FIFO非空，则使DACK有效并通知FAS466开始DMA传输。控制器的状态机如图4所示。CPLD除了实现FAS466的外部DMA控制器之外，还实现FAS466与外部微处理器的部分逻辑和其它逻辑控制。CPLD内部逻辑功能模块如图5所示。

本文介绍了一种基于高性能SCSI总线处理器FAS466的专用高速SAR数据存储设备的设计。本设备可以脱离微机平台将SAR数据实时高速记录到SCSI硬盘。数据传输采用高速DMA接口，实现了模块化设计，可移植性好，可以灵活地应用在各种系统中。

篇2：一种基于FAS466的合成孔径雷达高速数据记录器的设计

一种基于FAS466的合成孔径雷达高速数据记录器的设计

关键词：FAS466处理器合成孔径雷达高速数据记录 SCSI接口标准

合成孔径雷达(SAR)经历了从光学记录成像到数字记录成像，从低分辨率到高分辨率，从单通道、单极化到多通道、多极化，从单频到多频的发展过程。SAR系统的迅速发展，使SAR的数据量也急剧增多，普通的`存储器已经无法满足SAR系统对大容量、高速数据存储的要求。

图1

1 SCSI总线和硬盘

SCSI是美国ANSI9．2委员会定义的计算机和外设之间的接口标准。本系统采用SCSI硬盘，因为5CSI接口比常见的IDE接口具有更多优点：(1)SCSI提供了一个高速传输通道，传输速度更快；(2)SCSI接口采用总线主控数据传输(Bus Master Data Transfer)，占用CPU资源少；(3)可同时串接多台不同类型的设备；(4)SCSI硬盘在标识硬盘扇区时使用了线性的概念，即硬盘只有顺序的第1扇区、第2扇区…第n扇区，不像IDE硬盘的“柱面／磁头／扇区”三维格式。这种线性编排方式访问延时最小，可加快硬盘存取速率，尤其在持续大容量控据存储时，所显现的优势更为明显。

2 系统的硬件结构设计

整个系统的设计总体框图如图1所示，包括高速数据源、高速差分接收器、DMA控制器、数据缓存器、DSP微处理器、SCSI协议控制器和高速SCSI硬盘等子系统；下面分别给出各子系统的设计(PAD BUS表示控制信号线，DATA BUS表示数据信号线)。

2．1 高速数据源和高速差分线性接收器

系统的高速数据源接口为16位的并行接口，数据传输接口的所有信号均采用低电压差分模式LVDS传输，信号进入记录器之后要将LVDS电平转换成TTL电平。

2．2 数据缓存器

[1] [2] [3]

篇3：合成孔径雷达卫星构型设计

合成孔径雷达卫星构型设计

合成孔径雷(Synthetic Aperture Radar,简称SAR)卫星的构型与其它卫星相比具有一定的特殊性,主要体现在大面积的相控平面SAR天线在工作时需侧视(长度方向沿飞行方向)和SAR天线与太阳电池阵之间的相容性.通过分析SAR卫星构型的特点,根据卫星构型设计的.原则,结合SAR卫星的构型实例,给出SAR卫星构型设计的基本思路和方法.

作者：孙永岩范季夏于广洋赵彦 Sun Yongyan Fan Jixia Yu Guangyang Zhao Yan 作者单位：上海卫星工程研究所,上海,40 刊名：航天返回与遥感英文刊名：SPACECRAFT RECOVERY & REMOTE SENSING 年，卷(期)： 29(3) 分类号：V4 关键词：合成孔径雷达构型设计卫星

篇4：基于TLC5540的高速数据采集卡设计

基于TLC5540的高速数据采集卡设计

摘要：介绍TLC5540芯片的引脚排列及特点，提出一种利用TLC5540设计高速数据采集卡的方法。采样时序和存储时序的巧妙控制是本文的重点。采集卡的采样速率和存储速率可以达到40MHz。

关键词：TLC5540高速数据采集时序控制

在高速数据采集卡中，核心部分是高速模数转换器。随着制造ADC的技术不断技术，美国的TI公司和ADI公司都开发出采样速度在100Msps，但价位低廉的器件。本设计采用TI公司的TLC5540，其特点是：

*8位分辨率；

*最高转换速率达40Msps；

*内部采样和保持功能；

*模拟输入带宽≥75MHz（典型值）；

*内部基准电压产生器。

它的引脚排列和功能如图1所示。

其中OE端是输出允许端。当OE为低电平时，允许数据输出；反之，D1～D8为高阻状态。ANALOGIN为模拟输入端，CLK为时钟输入端，其它一些引脚为一些地线、电源线、基准电压的输入调节端等。整个芯片的控制非常方便。

在数据采集中卡中，它的采样频率不仅仅取决于ADC的转换速率。在计算机数据采集系统中，采样频率可表示如下：

fs=1/(tCONV+tACQ+tAID)

式中，tCONV是A/D转换的时间，tACQ是采样保持时间，tAID是数据传输与处理等辅助操作时间。可见，所谓高速，除了要求提高A/D转换的'速度外，更重要的是设法减少tAID的时间。

设计中，在扩展板上增加1个或多个微控制器，作为前端从机，主要负责采样过程控制和数据存储时序的控制。微控制器与主机之间必须有专用的联络通道，以便主机能对从机实行控制及主从机之间的状态信息交换。这样，在高速采样的过程中，CPU不需要参与，采样数据存储完全由外部电路自动进行。在采样期间，CPU可以做自己的数据处理和其它工作。采样结束后，再由CPU读出数据进行存储和处理。完成后，又继续采样。数据采样与处理是交替进行的，即所谓的“间隙式采样方式”。当然，这是针对高速数据采样时采用的方法。在慢速采样时，可以完全由主机自行采样，实现边采样、边读数、边处理的真正同步方式。

整个硬件电路的设计原理如图2所示。

在本设计中采用AT89C51作为高速数据采集卡的控制核心。它的主要功能是：

①使用P1口与主机通信，接收PC机的命令及数据并纠错、解释、存储、执行；

②送出MCU当前状态信息，以便主机查询；

③根据机的命令设置控制端口的I/O状态，昭选择采样速率、是否允许读写RAM等。

前面已经提到，在整个采样过程中，MCU负责全面的控制工作，主机与采样电路之间不需要任何的线路。主机只要把所要完成的任务编成规格化的指令，在每一次采样开始前全部发给从机。但它的数据只能送出，而不可以直接发送数据给主机的端口。从机的地位是被动的，送出的数据是否被接受由主机决定。

在本电路中，时序控制是非常重要的，尤其是ADC的采样时序和存储器的读取时序的配合很重要。TLC5540的时序控制比较方便，输出使能端OE一直置低，通过控制时钟输入端CLK来控制采样速率和存储速率。从图2可以看出，在扩展了1个存储器的同时扩展了1个地址发生器。地址发生器是由计数器组成的。也就是说，计数器计1个数，它的地址就改变一下。在本电路中，把外部输入的时钟作为TLC5540的CLK端和计数器的时钟端。

具体示意图如图3所示。

通过这样的电路，ADC的采样时序和存储器的存储时序就可以很好的配合，保证采样1个数据存储1个数据，不会发生丢失的情况。

以上所述，是采集卡需要采集高速数据时采用的控制方法。在设

计中，为了提高卡的适用面，还特别设计了对于采集慢速数据的方法。

篇5：基于TLC5540的高速数据采集卡设计

基于TLC5540的高速数据采集卡设计

关键词：TLC5540 高速数据采集时序控制

*8位分辨率；

*最高转换速率达40Msps；

*内部采样和保持功能；

*模拟输入带宽≥75MHz（典型值）；

*内部基准电压产生器。

它的引脚排列和功能如图1所示。

其中OE端是输出允许端。当OE为低电平时，允许数据输出；反之，D1～D8为高阻状态。ANALOG IN为模拟输入端，CLK为时钟输入端，其它一些引脚为一些地线、电源线、基准电压的输入调节端等。整个芯片的控制非常方便。

在数据采集中卡中，它的采样频率不仅仅取决于ADC的转换速率。在计算机数据采集系统中，采样频率可表示如下：

fs=1/(tCONV+tACQ+tAID)

式中，tCONV是A/D转换的时间，tACQ是采样保持时间，tAID是数据传输与处理等辅助操作时间。可见，所谓高速，除了要求提高A/D转换的速度外，更重要的是设法减少tAID的时间。

整个硬件电路的设计原理如图2所示。

在本设计中采用AT89C51作为高速数据采集卡的控制核心。它的主要功能是：

①使用P1口与主机通信，接收PC机的命令及数据并纠错、解释、存储、执行；

②送出MCU当前状态信息，以便主机查询；

[1] [2]

篇6：基于USB2.0的同步高速数据采集器的设计

2．1AD7862的结构

AD7862是AD公司推出的高速、低功耗、双极性12位的A／D转换芯片，其中包含了两个独立的快速ADC模块(允许同时采样和转换两路信号)、4路模拟输入信号(VAl、VA2、VBl、VB2)、2．5V的内部电压基准以及一个12位的高速并行接口。芯片正常运行时功耗只有60mW，当使用节电方式时，只有50μW，对于自带电源的USB设备这种低功耗无疑是一种优点。该芯片的内部结构如图2所示。每个ADC都有一个两通道的多路选择器，芯片通过地址信号A0分别选通VAl、VA2或VBl、VB2，当一个CONVST信号到来时，同时转换地址A0选中的两路信号。

2．2AD7862的控制时序

AD7862的控制时序如图3所示。在USB2．0同步高速数据采集器中，利用GPIF实现图3所示的时序控制。其中CONVST是转换开始启动信号，下降沿触发两路ADC开始装换；BUSY信号在CONVST信号触发后；变成并保持为高电子状态，直到两路ADC转换完毕，才又回到低电平；地址A0用于对两路模拟信号的选择，CS信号和RD信号分别是芯片使能信号以及读允许信号。两者第一次同为低电平时，读出第一组ADC转换的数据；在第二次为高电平时，读出第二组ADC转换的数据。使用AD7862值得注意的一点是该芯片提供了电源管理功能，当芯片将第二组数据读出后，CONVST信号继续保持低电平，芯片进入休眠模式。这时芯片的功耗只有50μW。这一点对于现在的便携式设备十分重要。

篇7：基于USB2.0的同步高速数据采集器的设计

传统的高速数据采集卡一般都采用PCI总线设计，但是笔记本电脑以及大部分便携式设备是没有PCI插槽的。利用USB2．0技术，不仅保证了较高的数据传输率(传输率最大可以达到480Mbps)，同时还具有便携和无需外加电源等优点。图4是系统的结构示意图。它的工作原理是：在GPIF模块的控制下，由AD7862对目标进行等间隔采样，然后将采样结果通过GPIF传送到CY7C68013的内部FIFO中缓存；当采集一定量的数据后，CY7C68013自动将数据打包(不需要8051的介入)，通过USB总线传输到PC机中进行数据处理。由于有GPIF的硬件支持，CY7C68013中的8051内核只是在很少的时间内，对控制进行了辅助处理，大部分工作由GPIF硬件完成。这样8051还可以与其他外设进行互联等工作。在高速数据采集器上附加了两路

RS-232接口，用于将GPS数据和高精度智能测深仪的数据中转到主控计算机上，大大方便了新近推出的笔记本电脑与传统外设之间的联系。因为新近推出的笔记本电脑大多不具有RS-232接口，而那些野外观测仪器大多只能通过RS-232接口进行数据交换。

对于CY7C68013来说，其配置和固件都是软的，存储在外部的E2PROM中，上电时从I2C总线自动装载到片内RAM中，修改起来十分方便，便于固件升级。由于CY7C68013提供了丰富的I／O口，所以进行功能扩展也是很方便的，例如增加一个GPIB数据口等。

4软件设计

USB设备的软件设计包括三方面：固件设计、硬件驱动程序设计以及高级应用程序的`设计。

4．1固件(firmware)设计

Cypress公司为CY7C68013提供了一个开发框架，可以在KEILC51环境下开发。由于开发框架的引入，从而大大缩短了用户的研发周期。该框架由以下几部分组成：

(1)FW．C中包含了程序框架的MAIN函数，管理整个51内核的运行，因为Cypress对这个部分的功能进行了精心划分，一般是不用改动的。

图3

(2)用户必须将PERIPH．C实例化，它负责系统周边器件的互联。固件的设计主要针对这个文件，用户必须根据自己系统的需要，实例化这个文件，以实现自己的功能。在这个文件中有几个函数是比较关键的，在这里做一下特别说明：

・TD_Init函数，负责对USB端点进行初始化设置。本设计中将端点6设置为1024个字节，缓存深度为4级，模式设为自动输入方式。

・TD_Poll函数，负责系统中循环任务的处理。它主要是对各个端点的状态进行查询，处理各种OUT或IN端点的交互。值得说明的一点是，这种处理只是辅助性质的，大部分工作由硬件自动完成。

・DR_VendorCmnd函数，主要负责用户自定义命令的译码工作，用户请求通过端点O传输给内核。由于CY7C68013上SIE硬件的支持，用户只需查询固定地址单元即可获得当前的命令代码。

・GPIFINIT．C，其中只有一个Gpiflnit函数；它是GPIF模块的初始化函数，一般在TD_Init函数中调用。这个函数是由Cypress公司提供的一个GPIFDesigner开发工具根据用户设计的波形生成的，用户不需要自己设计波形查询表，减轻了设计者的工作强度。

・DSCR．A51是描述表文件，负责USB设备的描述工作，CY7C68013在上电后自动利用其中的VID和PID取代默认的VID和PID。

・两个包含文件EZUSB．LIB和USBJMPTB．OBJ，前者是EZUSB函数库的二进制文件，后者是USB的中断向量表。

固件调试，使用Cypress提供的EZ-USBcontrolpanel，具体的操作读者可以参考其自带帮助。

4．2驱动程序的设计

驱动程序负责对底层硬件的访问。在本设计的驱动程序开发中，使用的开发工具是Jungo公司的WinDriverv6．03，它支持多种操作系统。利用WinDriver开发的优点是用户不需要了解操作系统内部的具体工作机理，同时也不需要了解各个系统DDK(DevelopingorDebugginginKernel)的开发工具，用户只需使用WinDriver提供的开发平台，即可完成驱动程序的设计工作，剩下的底层细节由WinDriver内核统一处理，从而降低了对开发者编程能力的要求，同时也大大缩短了开发周期。下面就使用WinDriver开发驱动程序的步骤做一个简要说明(以在Windows操作系统下的开发为例)：

(1)启动WinDriver的DriverWizard工具；

(2)利用DriverWizard检测硬件是否正常；

(3)在DriverWizard中选择所使用的开发环境，这里使用VB6．0开发环境，并生成驱动程序代码；

(4)对生成的代码进行修改，使其符合系统的需要；

(5)在WinDriver环境的用户模式下，调试驱动程序；

(6)如果程序需要内核访问，以提高驱动程序的效率，进入内核开发。

4．3高级应用程序的设计

高级应用程序建立在驱动程序之上，在本设计中，选用了VB6．0的开发环境来开发应用程序。它以驱动程序为桥梁，对USB设备进行命令控制，处理USB设备传回的数据，例如波形显示、频谱分析等。开发者可以依据自己的实际需求，制作一个USB控制器的控件或数据包，在编写应用程序时连接或嵌入到应用程序中。

随着笔记本电脑的迅速普及，高性能便携式采集器将会倍受瞩目，尤其是在RS-232接口已被大多数笔记本电脑摈弃的今天，对USB数据采集器的需求就变得更加迫切，并已显示出了良好的市场前景。本文所述的基于USB2．0的高速同步数据采集器就其功能来说已不仅限于数据采集，应该说是一个功能强大的混合信号处理器。经过在水下机器人声纳和浙江深水网箱监测设备中的使用表明数据吞吐量大、性能稳定，达到了设计要求。只要搭配合适的传感器以及相应的信号调理电路，利用本文所述的高性能采集器，就可以对各种模拟量进行采集和分析处理。如果再能够配以合适的固件设计，则完全可以构成一个多功能控制系统。

篇8：基于USB2.0的同步高速数据采集器的设计

摘要：介绍了一种基于USB2．0接口的同步高速数据采集的设计方案及其软硬件的设计方法，对Cypress的USB2．0控制芯片CY7C68013和同步数据采集芯片AD7862的特性作了简要说明，同时重点介绍CPIP及其驱动软件的设计。

关键词：USB2．0 EZ―USB FX2 同步数据采集

随着计算机技术的迅速发展，对外部总线速度的要求越来越高。通用串行总线(Universal Serial Bus，即USB总线)凭借其即插即用、热插拔以及较高的传输速率等优点，成为PC机与外设连接的普遍标准。在许多便携式电脑上，已经找不到RS-232接口。迄今为止，常用的USB总线标准有发布的USBl．1版本和发布的USB2．0版本。其中1．1版本支持两种传输速率：1．5Mbps和12Mbps，主要应用在低速传输要求的场合；而2．0版本面向高数据率传输的场合，支持480Mbps的传输速度，并向下完全兼容USBl．1协议。在实际应用中，通常会遇到一些突发信号，需要对其进行高速采集，对数据进行高速传输，所以USB2．0标准自然成为首选。以Cypress公司的EZ-USB FX2系列中的CY7C68013芯片作为核心控制器，设计开发了一套符合USB2．0标准的高速同步数据采集器。

1 CY7C68013芯片

Cypress公司的EZ-USB FX2系列中的CY7C68013，是目前市面上比较少的符合USB2．0标准的USB控制器之一。与其它同类芯片相比，它提供了4KB的FIFO和一个功能十分强大的GPIF(General Programmable Interface)模块。后者相当于一个可编程状态机，正是由于它的存在，使得CY7C68013比其它同类芯片具有强大的互联能力。图1是CY7C68013芯片的结构示意图，其主要特点如下：

・CY7C68013内部集成了一个增强型的51内核，其指令集与标准的8051兼容，并且在多方面有所改进。例如：最高工作频率可达48MHz，一个指令周期为4个时钟周期，两个UART接口，三个定时计数器，一个I2C接口引擎等。

・CY7C68013提供了一个串行接口引擎(SIE)，负责完成大部分USB2．0协议的处理工作，从而大大减轻了USB协议处理的`工作量，并且提供了4KB的FIFO保证数据高速传输的需要。

・为了满足与各种不同类型外设的互联需要，芯片中集成了一个GPIF模块，让用户可以按照外设的时序进行波形编辑，而不需要复杂的程序描述，就可以保证GPIF与内部．FIFO的协调工作，实现芯片与高速外围设备之间的逻辑连接和高速数据传输。这对于开发者来说是相当友好的。笔者就是利用这一特性，实现数据的高速同步采集及传输。

图1

篇9：基于USB2.0的同步高速数据采集器的设计

2．1 AD7862的结构

AD7862是AD公司推出的高速、低功耗、双极

[1] [2] [3] [4]

一种基于FAS466的合成孔径雷达高速数据记录器的设计.doc

将本文的Word文档下载到电脑，方便收藏和打印

推荐度：

点击下载文档